dr如何选择扇出型封装？( 二 )

2.5D/3D、扇出和相关技术被认为是解决一些问题的先进封装类型。例如，在系统中，数据在单独的处理器和电路板上的存储器件之间来回移动。但有时这种数据交换会导致延迟和能耗增加。解决问题的一种方法是将内存和处理器拉近，并将其集成到一个先进封装中。
还有其他应用程序。传统上，芯片制造商为优化设计开发出ASIC。然后，在ASIC的每个节点集成更多的功能。但这种方法在每个节点都变得越来越昂贵。
获得缩放优势的另一种方法是以新形式的先进封装组装复杂且不同的芯片，有时称为异构集成。
扇出流
同时，扇出型封装出现在2005年左右。当时，英飞凌开发了首批扇出技术之一。这种被称为嵌入式晶圆级球栅阵列（eWLB）的技术被用于安装英飞凌手机蜂窝基带芯片。
后来，英飞凌将eWLB技术授权给了三个OSAT——ASE、Namium and STATS。（2015年，JCET收购了STATS,而2017年Amkor收购了Nanium。）
随着时间的推移，封装公司开发了除eWLB之外不同类型的扇出。在所有情况下，扇出都不同于其他形式的先进封装，如2.5D/3D。扇出不需要昂贵的中介层，因此比2.5D/3D更便宜。
扇出也不同于传统封装，在传统封装中，晶圆上的芯片被切割后以这种或那种的形式组装在封装中。
相比之下，扇出是WLP类型，这意味着芯片以类似晶圆的形式封装。扇入型封装有时也称为芯片级封装（CSP），也是WLP类型。Lam Research公司工艺集成工程师Sandy Wen表示：“这种类型的封装可以制造出和原始芯片几乎相同尺寸的晶圆封装。”因此，经常使用基于WLP的封装来节省系统中电路板空间。
扇入和扇出都遵循相同的基本制造流程。首先，芯片在晶圆厂的晶圆上加工。然后，切割晶圆上的芯片。将芯片放置在基于环氧树脂模制化合物的晶圆上。这被称为重构晶圆。
然后，在聚合物层中的模制化合物上形成再分布层（RDL）。RDL是金属铜连接走线，将封装各个部分进行电气连接。RDL通过线和间距来衡量，线和间距是指金属走线的宽度和间距。
一旦这些过程完成，重构晶圆上的单个封装就会被切割。

图2：RDL基板底部的横截面
然而，扇入和扇出是不同的。RDL走线在扇入中向内布线。因此，扇入受到限制，最大可容许约200个I/O。
在扇出中，RDL走线可以向内布线，也可以向外布线，从而实现具有更多I/O的更薄封装。“在扇出中，你可以扩展封装的可用面积。”日月光（ASE）高级工程总监John Hunt表示。“通常，I/O是指那些将信号和/或电源和接地点接入封装或从封装中引出的引脚。”
多年来，扇出已转向具有更细线宽和间距的RDL。“随着系统复杂性的增加，以及将大型、多I/O芯片异构集成到一个封装中，互连所需重新分布走线的数量呈指数级增长。为了将所有这些互连走线安装在封装内，我们需要缩小线宽和间距。”Hunt说。
五年前，扇出封装由12μm线宽和12μm间距(12μm/12μm)的RDL组成。“10μm/10μm现在很常见。” Amkor高级封装开发和集成副总裁 Mike Kelly表示。“今天，主流是2μm/2μm，从现在到2022年会发展到1.5μm/1.5μm。1.5μm/1.5μm将在未来三到四年内解决 90% 的高密度扇出产品。对于一些精选产品，从明年开始，前沿将是 1μm/1μm。”
并非所有的扇出都是一样的。如今，扇出有三种制造流程——芯片先装/面朝下、芯片先装/面朝上和芯片后装。
eWLB和其他类型是使用芯片先装/面朝下方法制造的。“在这种方法中，单个芯片被放置在一个临时载体上的热释放粘合剂中。模具被包覆成型在载体上。由此产生的带有芯片的重组塑料晶圆与载体分离，RDL直接连接到芯片焊盘上。“日月光（ASE）的Hunt介绍。