dr如何选择扇出型封装？

文︱MARK LAPEDUS
编译︱编辑部
芯片制造商、OSAT（外包半导体封装和测试）和研发组织正为了一系列应用开发下一代扇出型封装技术，但是整理新选择并找出正确解决方案将是一项很大的挑战。
为使芯片具有更高的性能和更多I/O，适用于计算、IoT、网络和智能手机等应用领域，扇出是先进封装集成一个或多个芯片的一种方法。在扇出的一个例子中，DRAM芯片堆叠在同一封装的逻辑芯片上。这就把存储和处理功能紧密结合，从而为系统提供更多带宽。
在半导体封装市场中，扇出并非唯一的先进封装类型，但与2.5D及其他封装技术相比，扇出确有优势。
Yole Development 分析师Stefan Chitoraga表示：“作为先进封装的一部分，扇出解决方案对提高设备性能和带宽变得至关重要且有效。” 根据Yole数据显示，总体而言，预计2021年，扇出型封装市场份额将从2020年的14.75亿美元增长至19.53亿美元。

图1：高性能计算封装的不同选择，基于中介层的2.5D vs扇出基板上晶片（FOCoS）
扇出型封装并非新技术。实际上，这项技术早在2005年前后已经存在。但直到2016年才受到关注，当时苹果在iPhone 7和后续手机中采用台积电（TSMC）扇出型封装。突然间，其他封装公司开发了大量新型各异的扇出型封装。如今，扇出型封装类型持续增加，导致在不同场景下选择合适的封装技术变得越来越困难。
每一个版本的扇出都有自己的一套权衡。扇出可以使用不同制造流开发，也可以制作在晶圆和面板上。
扇出型封装的采用率也在逐渐增长。过去，扇出型封装在一个明确定义领域内竞争，如今该技术正在向中端和高端市场扩展，并可能与其他形式的先进封装竞争。
半导体工程研究了计算、手机和网络等各种应用中最新的扇出技术，以及这些解决方案的适用范围。
封装类型
多年来，封装一直是半导体生态系统的重要组成部分。芯片制造商在晶圆厂处理晶圆后，晶圆上的裸片被切割并集成在封装中。封装将芯片密封集成，防止其受损坏。同时提供了从设备到电路板的电气连接。
封装有很多类型，每一种都面向特定的应用。根据互连类型细分，市场上的封装包括引线键合、倒装芯片、晶圆级封装（WLP）和硅通孔（TSV）。互连用于裸片间的连接。TSV的I/O数量最多，其次是WLP、倒装芯片和引线键合。
据TechSearch International显示，当今75%至80%的封装基于引线键合这项较为老旧的技术。焊线机使用细线将一个芯片缝合到另一个芯片或基板上。引线键合适用于低成本传统封装、中档封装和内存芯片堆叠。
方形扁平无引脚封装（QFN）和小型方块平面封装（QFP）是基于引线键合封装的两个示例。“我们看到对QFN封装的需求比以往任何时候都强烈。” QP Technologies销售和市场副总裁Rosie Medina表示。“它们被用于许多终端市场，例如医疗、商业和军用/航空。手持式设备、可穿戴设备和带有许多组件的电路板是该技术的主要应用。”
倒装芯片是另一种用于多种封装类型的互连技术，例如球栅阵列（BGA）。在倒装芯片中，芯片顶部形成了海量微小的铜凸点。随后将器件翻转并安装在单独芯片或电路板上。凸点落在铜焊点上，形成电气连接。
WLP是一种以类似晶圆的方式封装芯片的技术。扇出被认为是一种WLP技术。
2.5D/3D封装应用于高端系统。在2.5D/3D中，芯片堆叠或并排放置在包含TSV的中介层顶部。在一个示例中，FPGA和高宽带存储器（HBM）并排放在2.5D封装中。HBM是DRAM内存堆栈。
“硅通孔（TSV）是3D-IC的使能技术，为堆叠芯片提供电气连接。带有TSV的3D-IC技术主要优势在于能够为不同组件之间提供更短的互连，从而导致更低的阻容延迟和更小的器件占用空间。”联电(UMC)研究员Luke Hu在近期的IEEE电子元件和技术会议(ECTC)上的一篇论文中表示。其他人对论文的工作做出了贡献，该论文描述了TSV的绑定前认证过程。