栅极|超越3nm！三大晶体管结构方案解读( 二 )

第二，与FinFET不同的是，纳米片结构需要一个内部隔离物（inner spacer），即一种额外的电介质，将栅极与源极/漏极隔离以降低电容。
内部隔离物的工艺中，横向蚀刻工艺会使多层堆叠结构中的SiGe层外部凹陷，产生小空腔，需要半导体厂商使用电介质材料填充这些空腔。这就是纳米片工艺流程中最复杂的工艺模块“内部间隔集成（Inner spacer integration）”，它需要高蚀刻选择性和精确的横向蚀刻控制，包括IMEC在内的全球多个研究团队解决了这一挑战。
第三是纳米片沟道释放，即纳米片相互分离的步骤。正如前文所述，这种释放往往通过选择性的蚀刻掉多层SiGe来实现。该工艺中，需要半导体厂商进行高度选择性的蚀刻，简单来说就是尽量多地将纳米片间的Ge残留物蚀刻掉，同时不要使Si变得粗糙。
这就需要研究人员控制静摩擦，以减少纳米片间的连接。IMEC对不同蚀刻工艺的研究为解决这一问题做出了较大贡献。
第四个则是替代金属栅极（RMG）集成步骤，包括在纳米片层周围工作功能金属（work function metal）的沉积和图案化。
2018年，IMEC强调了引述可扩展工作功能今数的重要性，从而减少了纳米片堆叠所占的垂直空间。IMEC曾展示了将两个垂直纳米片之间的间隔物从13nm减少到7nm，并将芯片的AC性能提升了10%。

垂直堆叠环栅纳米片晶体管的优化：改善纳米片形状控制（左），纳米片垂直空间缩减分离（右）
三、Forksheet：增强器件直流性能，静电控制不佳如果想要进一步提升直流性能，最有效的方法使扩大沟道的有效宽度。但是，在纳米片结构下，这变得非常困难。主要使因为n型和p型器件需要较大的空间，这使得在按比例微缩的单元高度上难以将纳米片的有效宽度扩大。
2017年，IMEC首次公开提出Forksheet器件结构用来微缩SRAM，2019年IMEC又将这一器件结构用在逻辑芯片标准单元中。
和纳米片结构相比，Forksheet在栅极图案化之前，通过在p和n型器件间引入介电墙，实现更小的n、p间距，进一步增强了沟道的有效宽度以及直流性能。
这也让研究人员可以利用较小的n、p间隔，将标准单元的单元高度从5T推进到4T。仿真结果显示，Forksheet已比传统纳米片有10%的速度增益。这种性能提升的部分原因是由于栅极-漏极重叠较小而导致的（寄生）Miller电容减小。
从工艺角度来看，Forksheet结构是从纳米片结构演变而来，2者的关键区别在于电介质壁的形成、改进的内部隔离层、源极/漏极外延和替换金属栅极步骤。在VLSI 2021会议上，IMEC首次展示了使用300mm Forksheet集成的Forksheet场效应器件的电气数据。双工作功能金属栅极可以在n-和pFET之间以17nm的间距集成，突出了Forksheet结构的关键优势。
但是，Forksheet仍不完美。纳米片结构的环栅在很大程度上改善了对沟道的静电控制。Forksheet则采用了分叉形式的三门结构，似乎在静电控制上有所退步。

集成在一起的纳米片和Forksheet结构对比
四、CFET：CMOS器件最终结构，2种方案各有利弊为了解决Forksheet的静电控制问题，CFET随即诞生。
CFET结构可以进一步最大化有效沟道宽度，其中n极和p极堆叠在彼此顶部，可以进一步减小单元面积，扩大沟道宽度，推动标准单元到4T及以下。
仿真证明，CFET对于逻辑芯片与SRAM尺寸微缩都有帮助。通过CFET，沟道可以制成鳍（n-fin on p-fin）或纳米片（n-sheet on p-sheet）的形式。
而纳米片形式的CFET完善了纳米片结构的问题，是CMOS器件的最终结构。IMEC则在开发模块和集成工艺上有着很大的贡献，还量化了每个流程的功耗性能收益和复杂性。