Intel|英特尔官方揭秘：为什么7nm被命名为Intel 4？( 二 )

“Ribbon FET是业内对 Gate-all-around 的另一种命名，也有人称之为 Nanosheet 或Nanoribbon ，它是继 FinFET 的下一代晶体管架构。我们在 Intel 3 之前一直使用 FinFET ，并将继续改进该工艺。等实现 Intel 20A 时，我们将在与行业其他产品大致相同的等效节点上使用 RibbonFET 。”Kelleher 如此说道。
同为 IDM ，与三星计划在 3nm 工艺中引入 Gate-all-around 技术相比，英特尔引入 Gate-all-around 技术更晚。对此， Kelleher 解释道， “基于内在优化，我们知道我们可以在 FinEFT 路线图上做出额外的改进，那么为什么不在过渡到新架构之前获得这些收益呢？我们可以从现有的 FinFET 中得到更多，然后才进入过渡阶段。”
由于晶体管架构的升级，芯片制造过程中面临涉及 EUV 等工艺以及供电难题，英特尔如何解决这些问题？ Kelleher 在此次采访中给出了答案。
“近些年， EUV 逐渐成熟，在芯片制造中应用更加广泛，几何图形图案化变得更加容易。EUV 发展初期，最关键的问题是能否实现多层图案化，如今在这一方面取得进步，成为实现 Gate-all-around 的关键推动因素。”
【Intel|英特尔官方揭秘：为什么7nm被命名为Intel 4？】“除了以上问题之外，还必须根据构建功能区本身以及想要达到的高度考虑堆栈高度，还必须考虑如何处理基板以及同基板的隔离。这些都是需要解决的问题。我们有办法应对挑战，减少缺陷，并在一定时间内完成交付。”
Kelleher 还表示，英特尔在制造 Intel 20A 时，依然可以使用台积电 0.33 数值孔径的光刻机完成光刻， 2025 年以后才会使用同 ASML 合作开发的高数值孔径 EUV（High-NA EUV）。
“此外，我们还将混合使用 EUV、高数值孔径 EUV 以及其他浸入式和干式光刻机。”
事实上，英特尔对高数值孔径 EUV 的关注在三年前已初现端倪——同 ASML 探讨下一代 EUV 光刻机并决定进行秘密投资。
“高数值孔径 EUV 能够图案化更小的几何形状和更小的间距，还可以延长双图案 EUV 。我们已经签约了第一批设备。我们没有在 10nm ，即 Intel 7 上使用 EUV ，但将在 Intel 4 制造过程中使用EUV光刻机。”
“我们希望在向前发展的过程中，能够保持 EUV 的领先优势。”
在电源方面，英特尔则是采用一项创新技术 PowerVia。这项供电技术能够从晶圆背面提供电力，为晶圆正面腾出更对空间，不会对功率造成影响。

文章图片

改变合作方式，提供“点菜”服务
获得客户信任是英特尔向 IDM2.0 升级的重要一步，因此英特尔将如何处理同其他企业的关系也备受关注。此次对话中， Kelleher 表示，英特尔改变了与设备供应商、材料供应商和 EDA 供应商的合作方式。
“设备供应商已经取得很多被行业检验的成功经验，因此我们不需要再在设备上做创新。有可能的情况下，我们要从生态系统中汲取最好的经验，以便于我们能够集中资源在我们擅长且领先的领域做出创新。”
“此外，我们在风险评估方面做了很多工作。通过风险评估，我们可以决定需要制定哪些类型的应急计划以及为计划准备的时间。”