台积电|别太相信台积电、三星的5nm、3nm工艺，掺假挺严重的

文章图片

文章图片

早在2018年的时候，高通就有过一段隐晦的暗示，意思是别太相信芯片代工厂的芯片工艺，他们现喜欢将数字弄得小一点，台积电、三星都有类似的问题。
而在2019年的时候，台积电也承认了这个问题，当时的技术研究副总经理黄汉森表示，现在的XXnm其实与晶体管栅极已经不是绝对相关了，工艺节点已经变成了一种营销游戏。

但实话实说，虽然台积电算是承认了所谓的工艺节点有问题，但大家依然还是以工艺节点来评价各代工厂的芯片技术。
比如2020年台积电、三星达到了5nm ，而英特尔还在10nm ，大家认为英特尔肯定落后于三星、台积电。而2022年三星、台积电会进入3nm ，而英特尔可能进入7nm ，明显英特尔落后2代了。
但台积电、三星的3nm又真正的是3nm么？英特尔的7nm又是真正的7nm么，这可就真的是一笔糊涂账了。

不过好在外界对于芯片工艺，还有另外的一个评价方法，那就是晶体管密度。我们知道芯片是由晶体管组成的，工艺的提升，是以缩小晶体管的沟道长度为目标的，工艺越先进，沟道长度越短，晶体管密度就越大。
所以一直以来，在这些芯片制造厂对外宣称的工艺不可信时，一些权威机构，就喜欢用晶体管密度来看大家的技术差异性，密度相同，工艺就基本相同。
近日Digitimes分析了三星、台积电、Intel及IBM四家的半导体工艺密度问题，对比了10nm、7nm、5nm、3nm及2nm的情况，我们发现或许只有intel是清白的，其它几家的工艺真的水分太大了。

为何这么说？如上图所示，如果从晶体管密度来看， intel的10nm工艺，晶体管密度达到了1.06亿个每平方毫米，比三星、台积电的7nm还要强。
而intel的7nm ，晶体管密度会达到1.8亿个每平方毫米，比三星的3nm（1.7亿个）、台积电的5nm（1.73亿个）要强。
【台积电|别太相信台积电、三星的5nm、3nm工艺，掺假挺严重的】而intel的5nm ，晶体管密度会达到3亿个每平方毫米，比台积电的3nm（2.9亿个）要强，直追IBM之前公布的2nm工艺（3.33亿个）。
而intel的3nm ，晶体管密度会达到5.2亿个每平方毫米，比台积电公布的2nm工艺（4.9亿个）要强。

关于这个晶体管密度，我们还可以反向验证一下，麒麟9000是153亿个晶体管，其面积不到100平方毫米，算下来大约是1.7亿个晶体管每平方毫米，是与台积电的5nm工艺（1.73亿）基本吻合的。
可以说，大家真也不必太过于关注什么5nm、3nm这个工艺了，真的是水分较大，各企业横向之间不太好比较了，比如intel的10nm就一定差于三星的7nm？真不好说。只能同一企业纵向比较，比如台积电的5nm肯定强于7nm ，台积电的3nm肯定强于5nm 。
但不管怎么样，台积电、三星们的这个营销游戏，真的太成功了，至少一般的网友已经成功的被他们洗脸了，早就相信3nm就是3nm了。